摘要：本实用新型公开了一种提高FPGA可靠性的局部复位装置，包括：错误状态寄存器、复位信号产生模块、复位实施控制模块和复位保持/取消模块；分析从RECEIVER数据接收到TRANSMITTER数据发送整个链路上所有功能模块的工作状态，若处于非正常状态，则判断该非正常状态是否必须通过复位进行解决，若是，则针对非正常状态划定局部复位的范围，并生成对划定复位单元的复位指令；复位指令发出后，在划定复位单元的一轮循环操作完成后的间歇时间进行复位。本实用新型一方面通过局部复位保证异常单元恢复正常工作，一方面将对整个系统的损害降到最低，一方面有力地保证了复位实施的可控性。提高了FPGA工作的可靠性。
- 专利类型实用新型
- 申请人北京锐安科技有限公司;
- 发明人何喆;
- 地址100037北京市海淀区阜成路16号航天科技大厦407室
- 申请号CN200420009874.5
- 申请时间2004年11月18日
- 申请公布号CN2779739Y
- 申请公布时间2006年05月10日
- 分类号H04L12/24(2006.01);G06F1/24(2006.01);
教育装备采购网在线客服
京公网安备11010802043465号
