摘要：一种全数字低频锁相环，包括同时接收参考时钟和本地时钟信号并输出相位差及相位超前滞后信号的数字鉴相器、与所述数字鉴相器输出端相连接收相位差并根据相位差输出相应加减脉冲串的数字环路滤波器、与所述数字环路滤波器输入端相连检测所述环路滤波器的随机徘徊计数器的进位信号并输出控制锁相环是否锁定的控制信号的锁定检测器、与所述数字环路滤波器及所述锁定检测器输出端相连接受加减脉冲串和相位超前滞后控制信号调节并输出时钟频率相位的数字压控振荡器。采用本实用新型的全数字低频锁相环，可以明显的提高追踪速度，锁相时也能满足精度要求，同时，避免锁相环的输出抖动。
- 专利类型实用新型
- 申请人杭州锐达数字技术有限公司;
- 发明人陈磊;王振江;喻建国;
- 地址310000 浙江省杭州市西湖区西斗门路20号西斗门工业园区17号楼南3楼
- 申请号CN201520776349.4
- 申请时间2015年10月07日
- 申请公布号CN204993302U
- 申请公布时间2016年01月20日
- 分类号H03L7/085(2006.01)I;H03L7/099(2006.01)I;
教育装备采购网在线客服
京公网安备11010802043465号
