摘要：本实用新型公开了一种时钟用异步FIFO存储器，包括：数据输入端、主放大电路、双端口存储单元、逻辑控制电路、读/写地址译码电路、读写控制存储电路和数据输出端，所述数据输入端、主放大电路、双端口存储单元和数据输出端依次连接，所述双端口存储单元分别与读/写地址译码电路和逻辑控制电路相连接，所述读写控制存储电路与读/写地址译码电路相连接。通过上述方式，本实用新型时钟用异步FIFO存储器能够提高电路速度，简化电路结构，降低生产成本。
- 专利类型实用新型
- 申请人常州芯奇微电子科技有限公司;
- 发明人陈峰;
- 地址213000 江苏省常州市钟楼区钟楼经济开发区玉龙路6号钟楼高新技术创业服务中心大楼6663号
- 申请号CN201220233397.5
- 申请时间2012年05月23日
- 申请公布号CN202650546U
- 申请公布时间2013年01月02日
- 分类号G11C11/413(2006.01)I;
教育装备采购网在线客服
京公网安备11010802043465号
