摘要：本申请公开的一种基于FPGA的运算电路、示波器和测量仪器，输出互联矩阵模块，将第一运算模块输出的运算结果作为第二运算模块的输入量，将第三运算模块输出的运算结果作为最终输出，第一运算模块为输出的运算结果作为其它运算模块输入量的运算模块，第二运算模块为输入量是其它运算模块输出运算结果的运算模块，第三运算模块为输出运算结果作为最终运算输出的运算模块，同一个运算模块，在不同的运算过程中可以是第一运算模块、第二运算模块或第三运算模块，保障各个运算模块之间的多级任意互联，使得数学运算的拆分次数变少，进而，提高了数学运算速度，并且，FPGA的并行特性，运算时对系统的其它操作不会产生影响，进而不会出现系统卡顿的情况。
- 专利类型发明专利
- 申请人广州致远电子股份有限公司;
- 发明人周立功;
- 地址510000 广东省广州市天河区高普路1035号第2层204房
- 申请号CN201610264757.0
- 申请时间2016年04月26日
- 申请公布号CN105892988A
- 申请公布时间2016年08月24日
- 分类号G06F7/57(2006.01)I;G01R13/02(2006.01)I;
教育装备采购网在线客服
京公网安备11010802043465号
