摘要：本发明公开了一种折叠结构的SM3杂凑密码压缩运算电路，包括11个寄存器、5个与门、4个异或门、2个或门，1个非门、8个加法器、6个循环移位单元和21个选择器；折叠结构的SM3杂凑密码压缩运算电路将一轮压缩运算分为5个时钟周期进行，每个时钟周期中各32位寄存器参与执行一次模232加法或者循环左移或者按位异或操作，并且最多只进行一次模232加法操作。与普通迭代方式压缩运算电路一个时钟周期完成一轮压缩运算不同，折叠结构SM3压缩运算电路以每轮压缩运算增加4个时钟周期为代价，换取了电路规模的减小和压缩运算电路关键路径延时的大幅减小。
- 专利类型发明专利
- 申请人华中科技大学;
- 发明人郑朝霞;蔚然;邹雪城;高峻;朱国义;田园;
- 地址430074 湖北省武汉市洪山区珞喻路1037号
- 申请号CN201410349798.0
- 申请时间2014年07月22日
- 申请公布号CN105281890A
- 申请公布时间2016年01月27日
- 分类号H04L9/06(2006.01)I;
教育装备采购网在线客服
京公网安备11010802043465号
