摘要：本发明涉及一种SET/MOS混合电路构成的选通逻辑电路，包括一PMOS管、一NMOS管和一单电子晶体管，所述PMOS管的源极连接电源Vdd，栅极连接一基准电压Vpg，漏极作为所述选通逻辑电路的输出端并连接所述NMOS管的漏极，所述NMOS管的栅极连接一基准电压Vng，源极连接所述单电子晶体管的漏极，所述单电子晶体管的源极接地，背栅连接一背栅电压Vctrl，所述单电子晶体管包括三个输入端，且C1=2*C2=2*C3，其中，C1、C2和C3分别为所述第一输入端、第二输入端和第三输入端的电容。本发明具有极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅。
- 专利类型发明专利
- 申请人福州大学;
- 发明人魏榕山;陈锦锋;于志敏;何明华;
- 地址350108 福建省福州市闽侯县上街镇大学城学园路2号福州大学新区
- 申请号CN201310233016.2
- 申请时间2013年06月13日
- 申请公布号CN103281063B
- 申请公布时间2016年06月01日
- 分类号H03K17/687(2006.01)I;
教育装备采购网在线客服
京公网安备11010802043465号
