摘要：面向高性能SRAM的分级结构，字线采用分级技术，在全局字线GWLL和局部字线之间插入触发器，将存储阵列分成存储单元Bitcell数目相等的N级，GWLL经字线译码器模块分级为M行，一行Bitcell的个数为T，即每级的Bitcell个数为T/N，分级后的模块结构上完全一致，二进制SRAM地址数据经过字线译码器模块译码后，被选择的一行GWLL升高，下一个时钟上升沿到来时，被选择行的内部触发器同时触发，该行N个模块的Bitcell全部打开；写操作时，具体写入的Bitcell的位置由列选择器模块译码后决定，读操作时最终作为输出的具体Bitcell位置同样取决于列选择器模块的译码结果，选中的Bitcell数据通过位线和列选择器后输出。
- 专利类型发明专利
- 申请人江苏东大集成电路系统工程技术有限公司;
- 发明人柏娜;张钿钿;朱贾峰;冯越;陈铭;
- 地址210012 江苏省南京市雨花区花神大道文竹路23号
- 申请号CN201210322289.X
- 申请时间2012年09月02日
- 申请公布号CN102915760A
- 申请公布时间2013年02月06日
- 分类号G11C11/413(2006.01)I;
教育装备采购网在线客服
京公网安备11010802043465号
