摘要:本发明提供一种在处理器中控制不同锁相环输出时钟的控制系统和方法。其系统包括配置模块(5),用于配置在处理器中的至少两个时钟模块(11、12)的频率比值,得到所述至少两个时钟模块(11、12)的最优频率比值;相位模块(6),用于通过周期性检测至少两个时钟模块(11、12)的时钟相位,计算并监控实际相位差和最优相位差;微调模块(7),用于判断并动态调节纠正其中一时钟模块的锁相环的时钟频率,使得所述至少两个时钟模块(11、12)的频率比值的对应关系得以保证。其使得多个不同时钟域内的锁相环的输出时钟可控,保证锁相环的输出时钟之间的对应关系在可控范围内。
- 专利类型发明专利
- 申请人龙芯中科技术有限公司;
- 发明人李磊;陈云霁;苏孟豪;
- 地址100190 北京市海淀区中关村科学院南路10号
- 申请号CN201110345203.0
- 申请时间2011年11月04日
- 申请公布号CN102394641A
- 申请公布时间2012年03月28日
- 分类号H03L7/099(2006.01)I;H03L7/18(2006.01)I;